Dieser Fehler kann auftreten, wenn Sie die ALTDLL-Intel® FPGA IP in Stratix® V FPGAs mit der Quartus® II Software Version 13.1 synthesen, wenn Sie Instantiate dll_offset_ctrl Block aktivieren und statisch auf Optionen für den Block DLL Phase Offset Control A oder DLL Phase Offset Control B setzen.
Um diesen Fehler zu umgehen, führen Sie die folgenden Schritte durch:
- Ändern Sie den Wert des Parameters dll_ctr_a_wys.use_offset in der Datei .v von true zu false.
- Führen Sie die Synthese erneut aus.
Dieses Problem wird ab Version 14.1 der Quartus® II Software behoben.