Warum weist das dynamische generierte Designbeispiel von Ethernet 10G MAC mit niedriger Latenz eine falsche Genauigkeit von 1588 Latenz auf?

Aufgrund eines Problems mit der Intel® Quartus® Prime Software Version 16.0 und höher hat das dynamisch generierte Multiraten-Designbeispiel des Intel® Arria® 10 FPGA Ethernet 10G MAC zusätzliche /-3,2 ns Fehler in der Genauigkeit von 1588. Infolgedessen kann der Gesamtfehler größer als die Behauptung des Benutzerhandbuchs sein, der /-3 ns ist.

Im Folgenden werden die betroffenen Multi-Rate-Design-Beispielvarianten aufgeführt:

• 1G/10G-Ethernet mit 1588-Designbeispiel (Intel Arria 10-FPGA)
• 10M/100M/1G/10G Ethernet mit 1588 Designbeispiel (Intel Arria 10 FPGA)

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

1. Öffnen Sie für die Intel® Quartus® Prime Software v16.0 nach der Generierung des betroffenen Design-Beispiels die Datei altera_eth_multi_channel_1588.sv aus diesem Verzeichnis "\rtl" und ändern Sie die folgenden Zeilen:
   localparam DEFAULT_NSEC_PERIOD_10G = 4'h3;
   localparam DEFAULT_FNSEC_PERIOD_10G = 16'h3333; 
2. Klicken Sie für die Intel Quartus Prime Software v16.1 und höher nach der Generierung des betroffenen Designbeispiels im Menü Intel Quartus Prime Software auf Öffnen und navigieren Sie zu \rtl\altera_eth_1588_tod. Wählen Sie altera_eth_1588_tod_10g.ip, um den IP-Parameter-Editor des Intel 10G-1588-Time-of-Day-Moduls zu starten, und aktualisieren Sie dann die folgenden Parameter:

DEFAULT_NSEC_PERIOD zu 3

DEFAULT_FNSEC_PERIOD zu 0x00003333

DEFAULT_NSEC_ADJPERIOD zu 3

DEFAULT_FNSEC_ADJPERIOD zu 0x00003333

Dieses Problem ist ab der Intel® Quartus® Prime Pro/Standard Edition Software Version 18.0 behoben.