Artikel-ID: 000083087 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.08.2018

Die Intel® Arria® 10 PCIe* Hard IP ermöglicht es einem Speicher-Schreib-Completion-TLP nicht, ein Speicherlese-TLP zu übergeben.

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Es gibt eine Einschränkung in der Intel® Arria® 10 PCIe* Hard IP, die keinen Bypass-Puffer zum Speichern von Speicher-Lesepaketen hat. Wenn es keine Guthaben für das Senden von Speicher-Lesepaketen gibt, bleiben diese Pakete in der Warteschlange, was dazu führt, dass TLPs zur Fertigstellung von Speicherschreiben blockiert werden. Die Intel® Arria® 10 PCIe*-Hard-IP ermöglicht es keinen Speicher-Schreibfertigstellung-TLP, ein Lesespeicherpaket zu übergeben, da die Intel® Arria® 10 PCIe* Hard IP keinen Bypass-Puffer hat, um Speicher-Lesepakete beiseite zu legen und TLPs zur Schreibfertigstellung zu geben.

 

Lösung

Für dieses Problem besteht keine Problemumgehung. Die Benutzeranwendung und -software sollten sich der Einschränkungen bewusst sein und sicherstellen, dass dieses Szenario nicht auftritt. Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Edition Software nicht behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT
Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Cyclone® 10 GX

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.