Artikel-ID: 000083083 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2019

Warum sendet der Transceiver TX simplex falsche Daten, wenn sich die CMU PLL von PCIEx1 (HIP) am gleichen Kanal befindet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit Intel® Arria® V- und Intel Cyclone® V-Geräten kann der Sender im Modus TX Only falsche Daten ausgeben, wenn sich die CMU PLL eines PCIex1 mit Hard IP im gleichen Transceiver-Kanal befindet. Der Sender im Modus "Nur TX" und die CMU PLL eines PCIex1 mit harter IP können nicht am Transceiver-Kanal 1 oder 4 platziert werden.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung. Ab Intel® Quartus® Prime Standard Version 18.0 wird die folgende Fehlermeldung angezeigt, wenn sich die CMU PLL eines PCIex1 mit Hard IP im gleichen Kanal wie der Sender im Nur-TX-Modus befindet.

    Fehler (20039): TX-Kanal < tx_pin~CLUSTER~HSSI_TX_CHANNEL_CLUSTER1 > und PCIE pll können sich denselben Duplex-Kanal nicht teilen

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Arria® V FPGAs und SoC FPGAs
    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.