Die folgenden kritischen Warnungen können auftreten, wenn eine SystemVerilog- oder VHDL-generate-Anweisung zum Erstellen von DDR3- oder DDR4-Instanzen in einem Design verwendet wird:
Kritische Warnung: Das Skript mit automatischen Einschränkungen konnte keine PLLs in der Speicherschnittstelle erkennen.
Kritische Warnung: Überprüfen Sie Folgendes:
Kritische Warnung: Der Kern wird in einer anderen Komponente (Wrapper) instanziiert
Kritische Warnung: Der Kern ist nicht die oberste Ebene des Projekts
Kritische Warnung: Die Pins der Speicherschnittstelle werden an die oberste Ebene des Projekts exportiert
Die problematische Zeile in der pin_map.tcl-Datei befindet sich im get_p2c_c2p_clock_uncertainty Verfahren:
setzen Sie pll_atoms [get_atom_nodes -matching *${instname}|*:arch|*:arch_inst|*:p ll_inst|* -type IOPLL]
Öffnen Sie die Datei pin_map.tcl, ersetzen Sie *${instname} durch * und kompilieren Sie es erneut. Das Design sollte ohne die kritischen Warnungen kompilieren.
Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.