Artikel-ID: 000083020 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.05.2015

Warum schlägt die Simulation des JESD204B IP-Beispieldesigns fehl, wenn die Soft-PCS aktiviert ist?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines bekannten Problems in Quartus® II Softwareversion 15.0 kann die Simulation des JESD204B IP-Beispieldesigns mit den folgenden Meldungen ausfallen, wenn es im Soft-PCS-Modus generiert wird:

    Anzahl Musterüberprüfungen: Keine gültigen Daten gefunden!
    Anzahl JESD204B Tx Kerne: Tx Link-Fehler gefunden!
    Anzahl JESD204B Rx-Kerne: OK!
    Anzahl TESTBENCH_FAILED: SIM FEHLGESCHLAGEN!

    Dieser Fehler tritt auf, weil die PMA_WIDTH-Einstellung in der ATX PLL für das Beispieldesign im Soft-PCS-Modus falsch eingestellt ist.


     

    Lösung Um dies zu umgehen, ändern Sie die PMA_WIDTH-Einstellung im gen_ed_sim_*.tcl-Skript von 20 auf 40 und führen das Skript erneut aus.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GT
    เอฟพีจีเอ Intel® Arria® 10 GX
    Intel® Arria® 10 GT SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.