Artikel-ID: 000082962 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.08.2008

Welche Art von Tests werden mit den GX Funktionellen Simulationsmodellen durchgeführt?

Umgebung

  • Simulation
  • Verifizierung
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das Altera® Engineering-Team führt viele Tests mit den Stratix® GX und Stratix II GX Funktionellen Simulationsmodellen in jeder HSSI-Konfiguration durch, die von der Quartus® II Software unterstützt wird.  Funktionelle RTL-Simulation und funktionelle Post-Layout-Netlist-Simulation werden mit verschiedenen Simulatoren durchgeführt, darunter Synopsys VCS, Cadence NC-Sim und Mentor Graphics® ModelSim®.

    Altera überprüft auch die Gigabit Transceiver Block (GXB) Simulationsmodelle, indem die Netlists (.vo und .vho) nach dem Layout und die timing-kommentierte Standard Delay Output File (.sdo) simuliert werden. Da der GXB High-Speed Serial Interface (HSSI)-Block eine harte IP ist, die im Halbleiter des Geräts verifiziert ist, sind für die Simulation dieses Blocks keine zeitlichen Verzögerungen erforderlich.  Stattdessen werden im . SDO-Datei, um sicherzustellen, dass Ihr Design die Timing-Anforderungen des Blocks erfüllt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.