Artikel-ID: 000082957 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 30.04.2018

Fehler (16058): PLLs, die das x1-Takt-Netzwerk verwenden und den gleichen HSSI-Kanal steuern, müssen in der gleichen Transceiver-Bank platziert werden

Umgebung

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit Intel® Quartus® Prime Standard Edition Software Version 17.1 können Sie den oben genannten Fehler beobachten, wenn Sie Intel® FPGA SDI II IP mit dynamischem TX PLL-Switching in Intel® Arria® V-Geräten verwenden.

     

    Lösung

    Für dieses Problem gibt es keine Problemumgehung. Dieses Problem wird ab Intel® Quartus® Prime Standard Edition SoftwareVersion 18.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.