Wenn Sie lanes auf Ihrer Platine austauschen, um ein verbessertes Signal-Routing zu ermöglichen und das 100 G Ethernet-Intel® Stratix® 10 FPGA IP-Core mit geringer Latenz zu verwenden, tauschen Sie nicht auch die Pin-Zuweisungen des Intel Stratix 10 Geräts aus.
Lassen Sie stattdessen die ursprüngliche Stratix 10-Geräte-Belegung zurück und nutzen Sie die Lane-Neuordnungsfunktion, die vom PCS der 100G-Ethernet-Intel Stratix 10 FPGA IP-Kerne mit niedriger Latenz unterstützt wird.
Die Lane-Neuordnungsfunktion, die durch den 100G Ethernet-Intel Stratix 10-FPGA-IP-Core mit niedriger Latenz unterstützt wird, ermöglicht dem Benutzer das Austauschen physischer Verbindungen nach Bedarf, ohne die Stratix 10-Geräte-Belegung zu ändern.
Die Lane-Neuordnung erfolgt automatisch im 100G Ethernet-Intel Stratix 10-FPGA-IP-Core mit geringer Latenz, und es sind keine zusätzlichen Registereinstellungen erforderlich.