Aufgrund eines Problems in der Intel® Stratix® 10 Avalon -ST und Single Root I/O Virtualisierung (SR-IOV) Schnittstelle für PCI Express* Version 18.1 können Sie diesen Fehler beobachten, wenn Sie das Designbeispiel unter Windows* BS generieren.
Fehler: add_fileset_file: Keine solche Datei /0002_pcie_s10_hip_ast_0_gen/ip/pcie_example_design/pcie_example_design_DUT/altera_xcvr_fpll_s10_htile_181/sim/docs/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv/pcie_example_design_DUT_altera_xcvr_fpll_s10_htile_181_rrbjwya_parameters.csv
Um dieses Problem zu umgehen, generieren Sie das Beispieldesign unter Linux BS.
Dieser Fehler wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.