Artikel-ID: 000082948 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.10.2018

Warum kann es vorkommen, dass der RapidIO* IP-Core bei Wiederholungsversuchen falsche Pakete überträgt?

Umgebung

    Intel® Quartus® Prime Pro Edition
    RapidIO (IDLE1 bis zu 5,0 Gbaud) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der RapidIO*-Sender sendet möglicherweise beschädigte Pakete aus.

Dieses Problem kann dadurch verursacht werden, dass der Timeout/Zeitstamp-Zähler des RapidIO* IP Core-Senders während der Wiederholungsversuche nicht korrekt zurückgesetzt wird.

Lösung

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 10 Produkte

เอฟพีจีเอ Cyclone® V GX
Stratix® V FPGAs
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
Intel® Arria® 10 FPGAs und SoC FPGAs
Cyclone® V ST SoC-FPGA
Arria® V FPGAs und SoC FPGAs
Arria® II FPGAs
เอฟพีจีเอ Cyclone® IV GX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.