Beschreibung
Die aktuelle Dokumentation definiert nicht alle SPI-Signale, die vom HPS-Block zum FPGA Block innerhalb von Cyclone® V SoC und Arria® V SoC-Geräte.
Lösung
Die Beschreibung und Verwendung der SPI-Schnittstellensignale ist wie folgt.
spim0_txd spim0_txd 1 Bit Ausgabedaten
spim0_rxd/1 Bit Eingabedaten
spim0_ss_in_n ) Im Master-Modus kann dieses Signal verwendet werden, um auf die Master-Behauptung auf dem Bus hinzuweisen.
Sie können es hoch riegeln, if Diese Funktion wird nicht verwendet
spim0_ss_oe_n 1 Bit Daten aktivieren – verwenden Sie es, um den txd-Bus zu tri-staten
spim0_ss_0_n 2 Slave Select Output
spim0_ss_1_n / Slave Select Output
spim0_ss_2_n / Slave Select Output
spim0_ss_3_n 2 Slave Select Output
Diese Informationen werden in einer zukünftigen Version des Gerätehandbuchs aktualisiert.