Artikel-ID: 000082942 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.02.2014

Was ist das Spannungsdiagramm für den Input-Standard "Thers", und in welchem Zusammenhang steht er mit den SPEZIFIKATIONen VON "CMOS" und "VIH"?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ein "Anschlusssignal"-Eingangsstandard ermöglicht es Eingabepuffern, auf langsame Eingabe-Edge-Raten mit einer schnellen Ausgabe-Edge-Rate zu reagieren. Am wichtigsten ist, dass die Trigger von "Rüsten" (Standby) für den Eingangspuffer sorgen, wodurch verhindert wird, dass langsam ansteigende laute Eingangssignale auf dem eingangs in das Logik-Array gesteuerte Eingangssignal läuten oder osc".

Die folgenden Spannungsdiagramme illustrieren den Unterschied zwischen dem "Spiel"-Trigger-Eingangsstandard und dem LVTTL/LVCMOS-Eingangsstandard und wie Vschmitt sich auf VIH und LVCMOS bezieht.

Figure 1. LVTTL/LVCMOS Input Standard Voltage Diagram

Figure 2. Schmitt Trigger Input Standard Voltage Diagram

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

MAX® V CPLDs
MAX® II Z CPLD
MAX® II CPLDs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.