Wenn Ihr Design den SignalTap® II Logikanalysator verwendet, werden bei der formalen Verifizierung Diskrepanzen angezeigt. Der Quartus® II formale Verifizierungsablauf wird mit Cadence Conformal LEC nicht unterstützt, wenn Sie den SignalTap II Logikanalysator in Ihrem Design verwenden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.