Artikel-ID: 000082874 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.04.2010

Warum führt die formale Verifizierung zu Diskrepanzen bei einem Design, das Zustandsmaschinen enthält?

Umgebung

  • Verifizierung
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die vom Quartus generierte Netlist zur formalen Verifizierung® II Software Version 6.0 für ein Design mit Zustandsmaschinen kann aufgrund von NOT-Gate-Push-Back oder Registerduplizierung zu Diskrepanzen führen. Um dieses Problem zu umgehen, fügen Sie der formalen Verifizierungsskriptdatei (*.ctc) die folgenden Befehle hinzu und führen das formale Verifizierungstool erneut aus:

    remodel -seq_merge -both
    set mapping method -phase

    Dieses Problem wurde ab Version 6.1 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.