Artikel-ID: 000082822 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.01.2019

Warum wird die E-Tile Hard IP for Ethernet Intel® Stratix® 10 FPGA IP 10GE/25GE DesignBeispiel im Reset gehalten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der E-Kachel Hard IP for Ethernet Intel® Stratix® 10 FPGA IP 10GE/25GE Beispieldesign wird die Ethernet-Schaltung beim Start zurückgesetzt und der Link wird nicht angezeigt.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie den Reset manuell, indem Sie die Beispiel-Design-In-System-Quellen und Prüfpunkte öffnen und Quellbits [3:1] auf 3'b111 setzen.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.