Artikel-ID: 000082822 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.01.2019

Warum befindet sich das E-Tile Hard IP for Ethernet Stratix® 10 FPGA IP 10GE/25GE Designbeispiel im Reset?

Umgebung

    Intel® Quartus® Prime Pro Edition
    25G Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems im E-tile Hard IP for Ethernet Stratix® 10 FPGA IP 10GE/25GE Beispieldesign wird die Ethernet-Schaltung beim Start im Reset gehalten und die Verbindung wird nicht hergestellt.

Lösung

Um dieses Problem zu umgehen, deaktivieren Sie das Reset manuell, indem Sie die Quellen und Sonden des Beispieldesigns im System öffnen und die Quellbits [3:1] auf 3'b111 setzen.

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.