Beschreibung
Aufgrund eines Problems mit der Intel® Stratix® 10 PCIe*-Hard-IP mit SR-IOV, die den Tag-Wert falsch über physikalische Funktionen (PFs) hinweg verfolgt, löscht die Hard IP die TLPs für die nachfolgende Fertigstellung für einen anderen PF, der den gleichen Tag-Wert hat, wenn dieser bestimmte Tag-Wert für die nicht veröffentlichte Anfrage eines anderen PF aktiv verfolgt wird.
Lösung
Um dieses Problem zu umgehen, verwenden Sie einen eindeutigen Tag-Wert für herausragende nicht gepostete Anfragen von verschiedenen PFs.
Diese Einschränkung und die Problemumgehung werden in einer zukünftigen Version der Intel® Stratix® 10 Avalon®-ST und der SRIOV-Schnittstelle (Single Root I/O Virtualization) für PCIe* Lösungen dokumentiert.