Artikel-ID: 000082796 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.05.2015

JESD204B IP-Core Kundentestbench oder Designbeispiel Testbench – Simulation für Arria 10 Varianten fehlgeschlagen, wenn Asupportc Simulator verwendet wird

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Simulation für Arria 10 Varianten schlägt fehl, wenn Sie Simulation mit dem "Hotel" ausführen Simulator.

    Nach Abschluss der Simulation meldet die Simulation Folgendes Nachricht:

    Kundentest:

    “TESTBENCH_FAILED : Unexpected Failure. Probably testbench's issue”.

    Designbeispiel Testbench:

    " Pattern Checker(s): No valid data found! JESD204B Tx Core(s): OK! JESD204B Rx Core(s): OK! TESTBENCH_FAILED: SIM FAILED!"

    Das rx_syncstatus Signal der Arria 10 nativen PHY bleibt am Niedrig.

    Dieses Problem finden Sie in den Quartus II Versionen 14.1 und 14.1a10.

    Lösung

    Es gibt keine Problemumgehung. Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.