Artikel-ID: 000082719 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.01.2017

Warum schlägt das Training des DisplayPort IP-Core RX-Links auf einer oder zwei Lanes fehl, wenn die Transceiver-PCS-Kanalbindung aktiviert ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie den DisplayPort IP-Kern in Verbindung mit Transceivern verwenden, bei denen die PCS-Kanal-Bindung aktiviert ist, kann der DisplayPort IP-Kern RX-Bitfehler sehen oder sogar sehen, dass das RX-Link-Training vollständig fehlschlägt. Dies kann dadurch verursacht werden, dass der "PCS TX Channel Bonding Master" falsch eingestellt ist.

Um zu überprüfen, ob die Einstellung falsch ist, öffnen Sie die Arria® 10 Transceiver native PHY-Instanziierung in der IP Parameter Editor GUI. Überprüfen Sie unter TX-PMA-Einstellungen, wenn der "TX-Kanal-Bonding-Modus" auf "PMA and PCS Bonding" eingestellt ist, die Einstellung des "PCS TX Channel Bonding Master". Wenn die Einstellung auf "Auto" eingestellt ist, kann die Transceiver Native PHY IP Kanal 2 automatisch als Kanal-Bonding-Master auswählen. Da Kanal 2 nicht angetrieben wird, wenn der DisplayPort IP-Kern weniger als vier Lanes verwendet, kann dies zu Problemen bei der Taktwiederherstellung auf rx-Seite führen.

Lösung

Um dieses Problem zu beheben, setzen Sie den "PCS TX Channel Bonding Master" auf 0. Channel 0 wird bei jeder Lane-Anzahl angetrieben, und daher vermeidet diese Einstellung dieses Problem.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.