Artikel-ID: 000082675 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 08.03.2018

Fehler: (vlog-13067) ./.. /.. /src/altera_ldpc_pkg.sv(1.0): Syntaxfehler, unerwartetes nicht druckbares Zeichen mit dem Hexadezimalwert '0x8b'.

Umgebung

    Intel® Quartus® Prime Pro Edition
    DSP
    Intel® FPGA IP Low-Density Parity-Check (LDPC) IP-LDPC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der LDPC FPGA IP in der Quartus® Prime Pro Edition Software Version 17.1, die auf Stratix® 10 abzielt, kann der obige Fehler beim Kompilieren des Simulationsdesignbeispiels auftreten, das von der IP generiert wurde, die mit dem WiMedia 1.5-Standard und dem Encoder-Modus in Modelsim konfiguriert ist.

Lösung

Um dieses Problem zu umgehen, kommentieren Sie die folgenden Zeilen in der msim_setup.tcl aus:

1. EVAL Vlog -SV $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_pkg.sv" -work work

2. EVAL Vlog -SV $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_wimedia_enc.sv" -work work

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.