Artikel-ID: 000082668 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.09.2018

Beim Einsatz der Intel® Stratix® 10 FPGA E-Kachel Hard IP for Ethernet Intel® FPGA IP kann das Entkernen von Frames dazu führen, dass ungültige Frames der Benutzerlogik angezeigt werden.

Umgebung

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn die E-Kachel Hard IP for Ethernet Intel® FPGA IP RX MAC die Frame-Größe > = 65536 empfängt und enforce_max_frame_size aktiviert ist, wird die Frame-Ausgabe von RX MAC in die Benutzerlogik auf die von max_rx_frame_size Einstellung angegebene Frame-Größe abgeschnitten. Ein zweiter ungültiger Frame wird von RX MAC zur Benutzerlogik ausgegeben, beginnend mit Byte-65536 bis zum Ende des supergroßen Frames.

Lösung

Für dieses Errata-Problem ist keine Problemumgehung oder Lösung verfügbar.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Stratix® 10 TX
Intel® Stratix® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Stratix® 10 MX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.