Artikel-ID: 000082659 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.08.2015

L2-Cache-Controller-Revision fälschlicherweise als r3p2 aufgeführt

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Das Cortex-A9 Mikroprozessor-Untersystem-Kapitel in Volume 3: Technisches Referenzhandbuch für Hard-Processor-System des Arria V Gerätehandbuchs und des Cyclone V Gerätehandbuch meldet fälschlicherweise die Revisionsnummer des ARM CoreLink Level 2 Cache-Controller L2C-310. In diesem Kapitel wird der L2-Cache berichtet Controller-Revision als r3p2. Die tatsächliche Revisionsnummer des L2-Cache-Controllers in diesen Geräten ist r3p3.

Lösung

Aktualisieren Sie auf v14.0 oder neuer des Handbuchs. Wenn Sie einen früheren Blick darauf haben Handbuch, die angegebene Revisionsnummer.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Cyclone® V FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.