Der rx_cda_reset Eingabeport des ALTLVDS_RX wird von Arria® V GX-, GT-, SX- und ST-Geräten und Cyclone® V-Geräten, die mit der Quartus® II Softwareversion 12.1 beginnen, nicht unterstützt. Der Bitslip, auch als Datenausrichtung bezeichnet, wird auf die Latenzposition Null (Reset) gesetzt, indem pll_areset geltend wird.
Beachten Sie, dass das RTL-Simulationsmodell den Bitslip nicht zurücksetzt, wenn pll_areset bestätigt wird. Dies ist nur beim RTL-Simulationsmodell ein Problem. Das RTL-Simulationsmodell soll in einer zukünftigen Version der Quartus II Software behoben werden.
Die Bitslip-Latenz wird auf die Nullposition gesetzt, wenn pll_areset in der Gate-Level-Simulation und in der Hardware bestätigt wird.