Es gibt SSN-Überlegungen zu treffen wenn sich der Adress-/Datenbus auf einer PCI-Zielschnittstelle von Ausgabe zu hoher Impedanz (Hi-Z) auf einem Gerät Cyclone® Reihe.
Zum Beispiel, wenn ein Gerät der Cyclone-Reihe als das ZIEL-PCI-Gerät den AD-Bus von hoch nach niedrig (oder niedrig zu hoch) und ein kurze Zeit danach (mehrere Nanosekunden) geht das Output Enable (OE)-Signal weiter von hoch (output) bis niedrig(Hi-Z) das FPGA scheint zuvor einen kurzen Puls auszugeben Deaktivieren des Ausgabetreibers.
In diesem Fall können die Signale auf dem AD-Bus groß sein, da der AD-Bus in einen hohen Bereich eingestiegen ist. Impedanzzustand unmittelbar nach einer Pulsinjektion.
Wenn mehrere AD-Signale in der Nähe der Taktfrequenz Eingabestifte sind läutend, dies kann mit dem Takteingangsstift und dem Ziel-FPGA kann den falschen Taktrand erfassen.
Hier sind zwei mögliche Problemumgehungen für Vermeiden Sie dies.
1. Umschalten des OE-Signals früher, so dass OE wird niedrig, bevor der AD-Bus umschalten wird.
2. Verhindern, dass der AD-Bus bei OE umschalten kann geht von hoch nach niedrig.