Artikel-ID: 000082561 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.11.2015

Timing-Verletzung für Arria 10-HDMI-Design

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn Sie das HDMI-Design für Arria 10 Geräte ausführen, kann es zu einem zeitlichen Ablauf des Designs kommt. Verletzung innerhalb des Dual-Clock-FIFO-Blocks (DCFIFO). Der DCFIFO-Block umgeht den HDMI-Video, Audio und Hilfsdaten vom Empfänger zum Sender.

Die Timing-Verletzung tritt nur auf, wenn Sie das Design im Quartus Prime Pro ausführen. Edition Version 15.1.

Lösung

Für dieses Problem gibt es keine Problemumgehung.

Dieses Problem wird in einer zukünftigen Version des HDMI-IP-Kerns behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.