Problem 155552: Version 1.6
In den Richtlinien für die Kontaktstiftverbindung heißt es: "Wenn Sie eine Geschwindigkeitsstufe von -1 oder -2 Kernen verwenden, müssen Sie die Kern-VCC mit 0,9 V verbinden." Dies ist jedoch nur teilweise korrekt und wird aktualisiert und lautet: "Wenn Sie eine Geschwindigkeitsstufe von -1 oder -2 Kernen verwenden, müssen Sie das VCC-Kernsystem mit 0,9 V verbinden. Wenn Sie eine Geschwindigkeitsstufe von -2L Kernen verwenden, müssen Sie den Kern-VCC mit 0,85 V verbinden."
Problem 80577: Version 1.4
Pin Connection Guidelines Version 1.4 und vorheriger Wegfall, dass die RREF Präzisionskalibrierungs-Widerstande benötigt werden, wenn PLL verwendet wird. Dies ist unabhängig von der Verwendung von Transceiver-Kanälen oder dediziertenCLK-I/O-Geräten.
Problem 63751: Version 1.3
DCLK wird nicht als Dual-Purpose-Pin aufgeführt. DCLK kann nach der Konfiguration als I/O-Pin des Benutzers konfiguriert werden, wenn der Konfigurationsmodus der aktive Modus ist.
Problem 34856: Version 1.2
Bei VCCIO, VCCPGM und VCCPD ist ein Fehler aufgetreten.
Auf den Seiten 12, 14, 16 und 18 heißt es: "VCCPD muss größer oder gleich VCCPGM sein", was nicht korrekt ist.
Die Intel® Stratix® V Pin Connection Guidelines werden korrigiert, um folgendes zu bestätigen: "VCCPD muss größer oder gleich VCCIO sein."
Behobene Probleme:
Problem 376579: Version 1.1
Der Name des CLK[1:27]p/n, der Pin-Typ, die Pin-Beschreibung und die Verbindungsrichtlinien sind falsch. Diese Taktstifte verfügen über Zweizweckfunktionalität und können als Ausgabestifte verwendet werden. Hier sind die Korrekturen, die in einer zukünftigen Version dieses Dokuments angezeigt werden:
Pin-Name: CLK[0:27]p/n
Pin-Typ: I/O, Takteingabe
Pin-Beschreibung: Dedizierte Hochgeschwindigkeits-Takt-Eingabestifte können auch für Dateneingaben/-ausgänge verwendet werden. Differential input OCT Rd, Single-Ended Input OCT Rt und Single-Ended Output OCT Rs werden auf diesen Pins unterstützt.
Verbindungsrichtlinien: Nicht verwendete Stiftkontakte können mit GND verknüpft oder nicht angeschlossen bleiben. Wenn sie nicht angeschlossen sind, verwenden Sie die programmierbaren Optionen der Quartus II Software, um diese Pins intern voreingenommen zu haben. Sie können als Input Tristate mit aktiviertem schwachem Pull-up-Widerstand oder als Ausgänge, die GND vorantreiben, reserviert werden.
Problem 369370, Version 1.1
Die Richtlinien für die Stratix® V-Pin-Verbindung liefern falsche Informationen für PORSEL. Bei Stratix V-Geräten gibt es keine PORSEL-Pins, und die Auswahl der POR wird durch die MSEL-Pin-Einstellungen berücksichtigt. Weitere Informationen zur Einstellung der POR-Verzögerung finden Sie in Tabelle 9-4 von Kapitel 9. Konfigurations-, Designsicherheits- und Remote-System-Upgrades in Stratix V-Geräten (PDF).
Problem 367942, Version 1.1
Die Richtlinien für die Stratix® V-Pin-Verbindung liefern die falschen Informationen für VCC, VCCHIP_[L, R] und VCCHSSI_[L, R] bezüglich der Anforderungen an die Freigabe der Stromversorgung und der Verbindung für die RZQ_[#] Stifte bei Verwendung der kalibrierten On-Chip-Kündigung [ÜLG].
Wenn sie VCCHIP_[L, R] und VCCHSSI_[L, R] verwenden, müssen sie sich den gleichen Regulierungsregler wie VCC teilen. Version 1.1 des PCG sagt fälschlicherweise aus, dass sie das gleiche Angebot an folgenden Stellen "teilen" können:
- Verbindungsrichtlinien für VCC (Seite 9)
- Verbindungsrichtlinien für VCCHIP_[L,R] (Seite 11)
- Verbindungsrichtlinien für VCCHSSI_[L,R] (Seite 11)
- Hinweise für VCC, VCCHIP_[L,R] und VCCHSSI_[L,R] (Seite 14)
In allen diesen Fällen wird auch der Satz entfernt, der besagt: "Wenn VCCHIP, VCCHSSI und VCC das gleiche Angebot jedoch nicht teilen, muss das VCC vollständig hochgefahren werden, bevor VCCHIP und VCCHSSI eingeschaltet werden".
In den Verbindungsrichtlinien für RZQ_[#] auf Seite 9 wird fälschlicherweise folgendes angegeben: "Bei Verwendung von OCT binden Sie diese Stiftkontakte über einen 240-knoten- oder 100-poligen Widerstand, je nach gewünschter OCT-Impedanz, an den erforderlichen Banken-VCCIO."
In den Verbindungsrichtlinien für RZQ_[#] sollte folgendes angegeben werden: "Wenn OCT diese Pins an GND binden, je nach gewünschter OCT-Impedanz, entweder über einen 240-poligen Widerstand oder einen 100-knoten-Widerstand."