Artikel-ID: 000082527 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2018

Warum ist der Intel® Stratix® 10 E-Kachel Hard IP for Ethernet (10G/25G) TX Timestamp Fehler > 1 Sekunde?

Umgebung

    Intel® Quartus® Prime Pro Edition
    25G Ethernet Intel® FPGA IP
    Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in Intel® Quartus® Prime Pro Version 18.0 und früher wird der Intel® Stratix® 10 E-Kachel Hard IP for Ethernet (10G/25G) gelegentlich einen TX-Zeitstempel ausstellen, der 1 Sekunde größer als erwartet ist. Dies führt zu einem ungenauen Fehler von 1 Sekunde im TX-Zeitstempel.

Lösung

Eine mögliche Lösung für dieses Problem wäre es, den TX-Zeitstempel mit der Time-of-Day (ToD) zu vergleichen und dann 1 Sekunde davon abzuziehen, wenn der Zeitstempel 1 Sekunde größer als die ToD ist.

Dieses Problem wird voraussichtlich in der nächsten Version der Intel® Quartus® Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.