Kritisches Problem
Wenn die Intel® Arria® 10 PCIe* Hard IP als Root-Port konfiguriert ist, wenn sie eine Speicher-Leseanforderung an den Endpunkt sendet und der Endpunkt ein fehlerhaftes Vervollständigungspaket zurückgibt, aktualisiert der Root-Port möglicherweise das AER-Register nicht und setzt es stillschweigend aus.
Dieses Problem wurde als Silicon Bug bestätigt.
Um dieses Problem zu umgehen, muss sich die Benutzeranwendung dieser Einschränkung bewusst sein und einen Timer für nicht gepostete TLPs implementieren, der gesendet wird, während sie auf die Fertigstellung von Paketen wartet. Die Benutzerlogik muss dann überprüfen, ob der Feldwert länge mit der tatsächlichen Paketlänge für die Fertigstellungspakete übereinstimmt, die von Endpunkten gesendet werden.
Dieses Problem wird voraussichtlich nicht in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.