Artikel-ID: 000082517 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 29.06.2014

Kritische Warnung: Parameter "crcchk_init" der Instanz "... | sv_hssi_10g_rx_pcs_rbc" hat einen rechtswidrigen Wert "" zugewiesen. Gültige Parameterwerte sind: "(crcchk_int)". Verwenden des Werts "crcchk_int"

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise sehen Sie die folgende Warnmeldung bei der Implementierung der Stratix® V-Komponente 10GBaser-R IP in Quartus® II Softwareversionen 13.1 und früher.

    Info (10648): Verilog HDL Anzeigesystem-Taskinformationen unter sv_hssi_10g_rx_pcs_rbc.sv(1916): Kritische Warnung: Parameter "crcchk_init" der Instanz "... | sv_hssi_10g_rx_pcs_rbc" hat einen rechtswidrigen Wert "" zugewiesen.  Gültige Parameterwerte sind: "(crcchk_int)".  Verwenden des Werts "crcchk_int"
    Info (10648): Verilog HDL Display System-Taskinformationen unter sv_hssi_10g_tx_pcs_rbc.sv(1822): Kritische Warnung: Parameter "crcgen_init" der Instanz "... | sv_hssi_10g_tx_pcs_rbc" einen rechtswidrigen Wert "" zugewiesen hat.  Gültige Parameterwerte sind: "(crcgen_int)".  Verwenden des Werts "crcgen_int"

    Lösung

    Diese Warnung kann sicher ignoriert werden.

    Diese Warnung wird voraussichtlich in einer zukünftigen Version der Quartus II Software entfernt werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.