Artikel-ID: 000082511 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2012

Warum sehe ich lange Aktualisierungszyklen, wenn ich den DDR3 SDRAM Controller mit UniPHY in Stratix V-Geräten verwende?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Lange Aktualisierungszeiten sehen Sie sowohl in der Hardware als auch in der Simulation, wenn die UniPHY-basierte DDR3 SDRAM Controller-IP in Stratix® V-Geräten verwendet wird, wenn die Funktion "Enable read DQS Tracking" aktiviert ist.

    Die Aktivierung der Lese-DQS-Verfolgung wird empfohlen, wenn die Speichertaktfrequenz 533 MHz und höher beträgt.

    Wenn die DQS-Verfolgung aktiviert ist, wird der Controller nach dem Aktualisierungszyklus blockiert (tRFC ist erfüllt) und die Schnittstellensteuerung wird an den Sequenzer weitergegeben. Der Sequenzer führt dann Lese-Routinen (Activate-Read-Precharge) durch, um die DQS-Tracking-Informationen zu erfassen.

    Die DQS-Verfolgung wird jedes Mal durchgeführt, wenn der Controller eine Aktualisierung abgeschlossen hat. Die vom Controller benötigte Aktualisierungszeit kann möglicherweise länger als nötig sein.

    Wenn "Enable Read DQS tracking" (Lese-DQS-Verfolgung aktivieren) deaktiviert ist, entsprechen die Aktualisierungszeiten weiterhin den Speicheranforderungen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.