Artikel-ID: 000082438 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.07.2013

Verilog HDL-Fehler auf <location>: Index <number> darf nicht außerhalb des angegebenen Bereichs [<number>:<number>] für Vector "<name>"</name></number></number></number></location>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 13.0 und früher können LPM_DECODE megafunctions, die mit dem MegaWistelligd™ Plug-In Manager generiert wurden, falsch sein und den oben genannten Fehler während der Synthese generieren. Beispielsweise wird das Signal sub_wire0 durch eine LPM_DECODE Megafunktion mit einer 8-Bit-Eingabebreite, die zur Decodierung der Werte 122, 123, 124 und 125 konfiguriert ist, fälschlicherweise als [7:0]erklärt.

    Lösung

    Um dieses Problem zu beheben, ändern Sie die Signaldeklaration manuell in:

    wire [255:0] sub_wire0;

    Dieses Problem wurde ab der Quartus II Softwareversion 13.0 SP1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.