In einigen Fällen müssen Sie möglicherweise die Konfigurationsraum- und Datenweg-Teile der Altera® Hard IP for PCI Express® IP Core zurücksetzen, ohne die PLLs oder SERDES-Komponenten zurücksetzen zu müssen. Das pin_perstUnd NPOR Signale setzen die Hard IP, die PLLs und die SERDES-Komponenten zurück.
Weitere Informationen finden Sie in den Benutzerhandbuch Cyclone® V, Stratix® V oder Arria® V Hard IP oder im Reset Controller in Arria 10 Geräte in den Arria 10 Hard IP-Benutzerhandbüchern.
Beispiel: http://www.altera.com/literature/ug/ug_s5_pcie_avst.pdf#page=143
Der Reset-Controller steuert dieSRST (State Machine Reset) und Crst (Configuration Space Reset)-Signale in der altpcie__hip_256_pipen1b.v Modul. Du musstODER Ihr benutzerdefiniertes Reset-Signal mit diesen Signalen. Wiederholen Sie diese manuelle Änderung jedes Mal, wenn Sie Ihren IP-Kern neu generieren.
Der benutzerdefinierte Reset muss stufenempfindlich und synchron sein. pld_clk.
SRST Und Crst müssen sich zusammen behaupten und deassert werden. Du musst ODER beide Signale mit dem benutzerdefinierten Reset.