Artikel-ID: 000082416 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 17.10.2012

Warnung: Die folgenden in Konflikt stehenden DSP-Block-Balancing-Zuweisungen oder Funktionsparametereinstellungen des DSP-Block-Slices mit DSP-Block-Ausgabeknoten wurden ignoriert <nodename></nodename>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Software sieht man diese Warnung möglicherweise, wenn bestimmte Altera® DSP-Megafunktionen oder DSP Builder-Kerne verwendet werden und die auf Stratix® III oder Stratix IV Geräte abzielen. Diese Funktionen zielen standardmäßig immer auf dedizierte Multiplikator-Schaltkreise ab, und der DSP-Blockausgleich kann diese Funktionen nicht auf Logikimplementierungen umwidmen.

    Um dieses Problem zu umgehen und eine Funktion manuell neu zu verwenden, um Logik anstelle von dedizierten Multiplikator-Schaltkreisen zu verwenden, fügen Sie die folgenden Zuweisungen für jede Instanz hinzu, die der Quartus II Settings File (.qsf) Ihres Projekts neu zugeordnet werden soll:

    set_parameter -name dedicated_multiplier_circuitry NO -to
    set_parameter -name dsp_block_balancing "Logic Elements" –to

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.