Kritisches Problem
In Intel® Arria® 10 FPGAs sind die zugewiesenen Vektor-Bits der PCIe*-Nachricht nicht schreibbar, wenn "Multiple Message Enable" gesetzt ist.
Wenn beispielsweise "Multiple Message Enable" auf 3'b010 eingestellt ist und 32'hFFFFFF in den Konfigurationsraum Message Data Field geschrieben wird und die Benutzer-Interrupt-Eingaben alle 0 sind, kann die Software nur 32'hFFFFFFFC lesen.
Dies ist ein kleiner Fehler, da das MSI-Paket, das von Intel® Arria® 10 Hard IP generiert wird, immer noch korrekt ist.
Es ist nicht geplant, dieses Problem zu beheben. Ihr Design muss sich bewusst sein, dass Nachrichtendaten zugewiesene Vektorbits nicht immer von SW lesbar sind, wenn Multiple Message Enable festgelegt sind.