Artikel-ID: 000082371 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.06.2018

Warum generiert die Intel® Arria® 10 fPLL IP den falschen Phasenwechsel?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Intel® Quartus® Prime Edition Software Version 17.1 sehen Sie möglicherweise die fPLL IP für Intel® Arria® 10 eine falsche Phasenumschichtung setzt. Es generiert die doppelte gewünschte Phasenumschichtung.

     

     

    Lösung

    Um dieses Problem zu umgehen, setzen Sie eine Phasenumschichtung auf die Hälfte von dem, was Sie benötigen.

    Um die Phasenwechseleinstellungen zu überprüfen, verwenden Sie den Befehl TimeQuest Timing Analyzer "derive_pll_clocks". Sie meldet die tatsächliche Hardwarekonfiguration.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.