Artikel-ID: 000082370 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.08.2018

Warum zeigt die Intel® Quartus® Prime Pro Kompilierung eine Warnmeldung an: "Ignored set_max_skew at alt_e2550_ptp_fifo_top.sdc" (set_max_skew bei der Kompilierung FPGA Designs mit 25G-Ethernet-Intel® FPGA IP ignoriert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 25G Ethernet Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit der 25G-Ethernet-Intel® FPGA IP v18.0 und früheren Version wird Intel® Quartus® Prime Design Kompilierung die Warnmeldung angezeigt: "Ignored set_max_skew at alt_e2550_ptp_fifo_top.sdc", wenn sie in VHDL und mit mehreren Instanzen des 25G-Ethernet-Intel FPGA IP im Design implementiert wird.

    Lösung

    Um dieses Problem zu umgehen:

    Ändern Sie in der Datei alt_e2550_ptp_fifo_top.sdc :

    VON:

    legen Sie inst_list fest [query_collection -list -all $inst]

    foreach each_inst $inst_list {

    AN:

    foreach_in_collection each_inst_tmp $inst {

    setzen Sie each_inst [get_node_info -name $each_inst_tmp]

     

    Dieses Problem wurde ab Intel® Quartus® Prime Pro Version 18.0.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.