Kritisches Problem
Aufgrund eines Problems mit der 25G-Ethernet-Intel® FPGA IP v18.0 und früheren Version wird Intel® Quartus® Prime Design Kompilierung die Warnmeldung angezeigt: "Ignored set_max_skew at alt_e2550_ptp_fifo_top.sdc", wenn sie in VHDL und mit mehreren Instanzen des 25G-Ethernet-Intel FPGA IP im Design implementiert wird.
Um dieses Problem zu umgehen:
Ändern Sie in der Datei alt_e2550_ptp_fifo_top.sdc :
VON:
legen Sie inst_list fest [query_collection -list -all $inst]
foreach each_inst $inst_list {
AN:
foreach_in_collection each_inst_tmp $inst {
setzen Sie each_inst [get_node_info -name $each_inst_tmp]
Dieses Problem wurde ab Intel® Quartus® Prime Pro Version 18.0.1 behoben.