Artikel-ID: 000082329 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.12.2012

Quartus II( Quartus II) Generiert kritische Warnungen (0 ppm), wenn die zugrunde liegenden PHY-IP-Kerne in 40 GbE und 100 GbE MAC- und PHY-IP-Kernen regeneriert werden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die 40GbE- und 100GbE MAC- und PHY-IP-Kerne umfassen PHY-IP-Kerne vom MegaWistelligen Plug-in-Manager generiert. Bei der Neugenerierung der PHY IP-Kerne mit einer späteren Quartus II Software-Version, dem Quartus Der Vernehmer kann kritische Warnungen bezüglich 0-ppm-Beziehungen generieren zwischen verschiedenen PMA-Kanälen.

    Lösung

    Dieses Problem wurde in der 12.1 Quartus Softwareversion von dem IP-Kern.

    Für die Veröffentlichung 12.0 des IP-Kerns überprüft der Quartus-Kontrolleur die erforderliche 0-ppm-Abweichung zwischen Takten, die senden oder empfangen serielle Daten auf verschiedenen PMA-Lanes. Das Tool erkennt es nicht die Taktungsarchitektur, die über den PHY-Lanes platziert ist; wenn keine weiteren Die folgenden 0-ppm-kritischen Warnungen sind bereitgestellt hergestellt vom "The"-Quartus-Ii-Software-Treiber, Version 12.0 für die Stratix IV- und Stratix V-Geräte:

    Critical Warning (178012): Coreclk source from 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys do not have same 0ppm source with respected to PCS internal clock because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�

    Um dieses Problem zu beheben, ist die .qsf-Datei der obersten Ebene Das Design muss spezifische Beschränkungen enthalten.

    Designs, die auf dem Stratix IV-Gerät basieren, müssen Folgendes enthalten Einschränkungen:

    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
    • set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *

    Designs, die auf dem Stratix V-Gerät basieren, müssen Folgendes enthalten Einschränkungen:

    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *
    • set_instance_assignment -name GXB_0PPM_CORECLK ON -to *

    Beispiele für diese Einstellungen finden Sie in den .qsf-Dateien für die verschiedenen Wrapper unter den alt_eth_40g/quartus_synth/Wrappern/ und alt_eth_100g/quartus_synth/Wrapper/ Verzeichnissen. Beispielsweise alt_100g_phy Wrapper im Alt_eth_100g/quartus_synth/Wrapper/Verzeichnis enthält die Dateien alt_e100_phy_siv.qsf und alt_e100_phy_siv.qsf mit den oben beschriebenen entsprechenden Einschränkungen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® IV FPGAs
    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.