Artikel-ID: 000082322 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.02.2017

SDC-Contstraints werden ignoriert, wenn LE als Speicher mit DCFIFO IP-Kern verwendet wird

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie den DCFIFO IP-Kern verwenden und LE als Speicherimplementierung wählen, ist die Die vorlage für autogenerierte Synopsys Design Constraint (SDC) ist ungültig. DEZA Einschränkungen werden ignoriert, und das Design ist nicht ordnungsgemäß eingeschränkt.

    Dies wirkt sich auf den DCFIFO IP-Kern aus, wenn Sie LE als Datenspeicher wählen Umsetzung.

    Lösung

    Ändern Sie die generierte SDC-Vorlage mit dem entsprechenden Graycounter und Namensgebung des Synchronizers.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.