Beschreibung
Die RTL-Simulationsergebnisse können je nach IHREN PLL-Einstellungen falsche Phasenverlagerungen für von der ALTPLL-Megafunktion generierte Dateien anzeigen. Dies betrifft ALTPLL-Megafunktionen, die für VHDL und Verilog in Cyclone® III und Cyclone IV-Geräten generiert werden.
Dieses Problem wirkt sich auch auf RTL-Simulationen bei der Verwendung der AltLVDS-Megafunktion aus, da auch Taktfrequenzen der AltPLL-Megafunktion verwendet werden.
Lösung
Um das korrekte Phasenwechselergebnis aus der Simuation zu erhalten, können Sie das post-fit Simulationsmodell (.vho-Datei) verwenden.