Artikel-ID: 000082265 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.09.2012

Warum zeigt die DDR2 High Performance (HP) Controller-Simulation keine 400-nm-Verzögerung von CKE, die hoch zum ersten Precharge-Befehl (PCH) geht, selbst wenn ich die tINIT-Zeit von 200us angegeben habe?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die DDR2-HP-Controller-Simulation zeigt keine 200US tINIT-Zeit und keine 400-nm-Verzögerung von CKE hoch zum ersten PCH-Befehl an, selbst wenn Sie die tINIT-Zeit von 200us angegeben haben, wenn Sie die "Quick Calibration" für die "Auto Calibration Simulation Option" im IP Megawi asciid des DDR2 HP Controller gewählt haben. Dies ist nur ein Simulationsverhalten und wird nicht in der Hardware angezeigt.

Sie sollten "Volle Kalibrierung (lange Simulationszeit)" wählen, wenn Sie auch in der Simulation auf 400 nm warten möchten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

เอฟพีจีเอ Stratix® II GX
Stratix® II FPGAs
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV E

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.