Beschreibung
Die oben beschriebene Warnung kann im Bereich IP Parameter Editor System Messages angezeigt werden, wenn Sie versuchen, eine 25G Ethernet-Intel® Stratix® 10 FPGA IP-Instanz für eine Intel® Stratix® 10 Komponente mit H-Tile ES1 oder ES2 Silizium zu generieren.
Auflösung
Um diese Warnung zu umgehen, müssen Sie bei der Erstellung Ihres Projekts in Intel® Quartus® Prime Pro Software auf ein Intel Stratix 10 Gerät mit H-Tile ES3 oder Halbleiterproduktion abzielen.
