Artikel-ID: 000082226 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.10.2018

Warum kann das Intel® Arria 10® PCI Express* Hard IP Lane Fehlerstatusregister nicht geleert werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems bei der Decodierung der Schreibadresse für die Intel® Arria® 10 PCI Express* Hard IP können Sie das Lane-Fehlerstatusregister nicht löschen, nachdem Sie "1" in dieses Register geschrieben haben.

     

     

    Lösung

    Um dieses Problem zu umgehen, schreiben Sie eine "1" zur Verbindung von Steuerungs-3-Registern (Offset 04h), die sich in der erweiterten PCI-Express*-Kapazität befinden. Dieses Register wird festgelegt, und das Lane-Fehlerstatusregister wird geleert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.