Sind die RS-FEC Alignment Marker korrekt, wenn sie die 25G Ethernet FPGA IP für Intel® Arria® 10 oder Intel® Stratix® 10 Geräte verwenden?

Wenn Sie die 25G-Ethernet-FPGA-IP für Intel® Arria® 10 oder Intel® Stratix® 10 Geräte verwenden, entsprechen die optionalen RS-FEC-Ausrichtungsmarker nicht der endgültigen Version der Spezifikation.

Der 25G - 50G Spec 3.2.1.1.2 25G PCS-Unterschichtbetrieb für Links, die RS-FEC verwenden, besagt, dass die Alignment-Marker Folgendes sein sollten:

[256] = 0

[255:0] ='{

0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, 20 ( PCS Lane 0)

0xF0, 0xC4, 0xE6, 0x33, 0x0F, 0x3B, 0x19, 0xCC, 1 ( PCS Lane 1)

0xC5, 0x65, 0x9B, 0x33, 0x3A, 0x9A, 0x64, 0xCC, 2. (PCS-Lane 2)

0xA2, 0x79, 0x3D, 0x33, 0x5D, 0x86, 0xC2 0xCC}; AM3 (PCS-Lane 3)

Die 25G-Ethernet-IP sendet:

[256] = 1

[255:0] ='{

0xC1, 0x68, 0x21, 0x33, 0x3E, 0x97, 0xDE, 0xCC, 20 ( PCS Lane 0)

0xF0, 0xC4, 0xE6, 0x00, 0x0F, 0x3B, 0x19, 0xFF, 1 ( PCS Lane 1)

0xC5, 0x65, 0x9B, 0x00, 0x3A, 0x9A, 0x64, 0xFF, 2 . ( PCS Lane 2)

0xA2, 0x79, 0x3D, 0x00, 0x5D, 0x86, 0xC2 0xFF}; AM3 (PCS-Lane 3)

Die Ausrichtungsmarker AM1, AM2 und AM3 verwenden falsche BIP3- und BIP7-Werte für 0x00 und 0xFF. 0x33 und 0xCC sollten wie in AM0 verwendet werden.

Wie im Benutzerhandbuch angegeben, liegt dies daran, dass die 25G-Ethernet-IP der Entwurf 1.6-Version der 25G- und 50G-Ethernet-Spezifikation entspricht.

Es besteht keine Problemumgehung.

Dieses Problem wurde ab Version 19.1 der Intel® Quartus® Prime Design Software behoben.