Artikel-ID: 000082220 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 26.09.2018

Wie stelle ich fest, ob ein "RX Completion Buffer Overflow" mit dem Intel® Arria® 10 oder dem Intel® Cyclone® 10 PCIe* Avalon®-MM-DMA-IP-Kern besteht, wenn Platform Designer den Benutzern diese Option nicht zulässt?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Intel® Arria® 10 oder die Intel® Cyclone® 10 PCIe*-Avalon-MM-DMA-Version® des IP-Kerns ermöglichen es den Benutzern nicht, die Option "RX Completion Buffer Overflow" zu aktivieren.  Dies liegt daran, dass die DMA-Engine sicherstellt, dass keine Fertigstellungen angefordert werden, die die verfügbare Puffergröße überschreiten.

Darüber hinaus muss der Endgerät gemäß der PCI-SIG-Spezifikation für unendlichen Pufferspeicher für die Fertigstellung bis zum Root-Port werben.

Lösung

Die Option "RX Completion Buffer Overflow" darf für die Intel® Arria® 10 oder die Intel® Cyclone® 10 PCIe* Avalon-MM® DMA-Version des IP-Kerns nicht aktiviert werden, und sie sollte deaktiviert bleiben.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.