Artikel-ID: 000082189 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.04.2015

Warum erhalte ich Timing-Ausfälle auf der Intel® Arria® 10 Hard IP für PCI Express pld_clk_inuse_hip_sync signal?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 14.1 fehlen einige Einschränkungen für die Intel® Arria® 10 Hard IP für PCI Express.

    Pfade zum Signal pld_clk_inuse_hip_sync können als falsche Pfade festgelegt werden.

    Lösung

    Um dieses Problem zu umgehen, fügen Sie ihrer.sdc-Datei (Top Level Constraint) nach derive_pll_clocks Direktiven folgende Einschränkungen hinzu:

    Anzahl HIP Testin-Pins SDC-Beschränkungen
    set_false_path von [get_pins -compatibility_mode *hip_ctrl*]
    set_false_path -from [get_pins -compatibility_mode *altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b |altpcie_rs_a10_hip:g_soft_reset.altpcie_rs_a10_hip|hiprst*]
    set_false_path [get_registers *altpcie_a10_hip_pipen1b |pld_clk_inuse_hip_sync]
    set_false_path von [get_pins -compatibility_mode *|*reset_status_sync_pldclk_r*]
    set_false_path –von [get_registers *altpcie_256_sriov_dma_avmm_hwtcl:apps | altpcierd_hip_rs:rs_hip | app_rstn]

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GT
    เอฟพีจีเอ Intel® Arria® 10 GX
    Intel® Arria® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.