Artikel-ID: 000082147 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 17.04.2015

Wie kann ich den zeitlichen Ablauf der Serial Flash Loader (SFL) IP in Cyclone III und Cyclone IV-Geräten begrenzen?

Umgebung

  • MicroBlaster™ passiver serieller Software-Treiber
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Programmierung eines Serial Configuration (EPCS) Geräts, eines Quad-Serial Configuration (EPCQ) Geräts mit der Serial Flash Loader (SFL) IP in Cyclone® III und Cyclone IV Geräten können Sie Folgendes verwenden. SDC-Einschränkungen, um das korrekte Timing zu gewährleisten, beschränken die SFL.

    Beachten Sie, dass Sie Signalnamen, Pfade und Timings je nach Design, Konfigurationsgerät und Mainboard-Verfolgungslänge ändern müssen.

     

    #clock

    derive_clock_uncertainty

    create_generated_clock -name {altera_dclk} -source [get_ports {altera_reserved_tck}] -master_clock {altera_reserved_tck} [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    #constrain JTAG-Port
    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tdi]

    set_input_delay -clock altera_reserved_tck 20 [get_ports altera_reserved_tms]

    altera_reserved_tck 20 set_output_delay [get_ports altera_reserved_tdo]

     

    #ASMI Port

    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 13.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SCE}]
    set_output_delay -add_delay -clock [get_clocks {altera_dclk}] 8,000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_SDO}]
    set_input_delay -add_delay -clock [get_clocks {altera_dclk}] 11.000 [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DATA0}]

     

    #Remove Taktfrequenzgruppen, die von Time Quest festgelegt wurden

    remove_clock_groups –all

     

    #Set Falsche Pfad

    set_false_path -von [get_ports {altera_reserved_tck}] zu [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]
    set_false_path -von [get_keepers {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM:sfl_inst_enhanced|device_dclk_en_reg}] zu [get_ports {sfl:inst|altserial_flash_loader:altserial_flash_loader_component|\GEN_ASMI_TYPE_1:asmi_inst~ALTERA_DCLK}]

     

    Lösung

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Cyclone® III LS
    เอฟพีจีเอ Cyclone® IV E
    เอฟพีจีเอ Cyclone® IV GX
    Cyclone® III FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.