Artikel-ID: 000082130 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2012

Fehler: Verilog HDL Port Declaration Error at lcd_controller.v(41): Input Port "bus" kann nicht mit dem Typ "reg" angegeben werden

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler tritt auf, wenn Sie das MAX® II Development Kit USB-Referenzdesign (Versionen älter als 6.0.1) mit den Quartus® II Softwareversionen 5.0 und neuer kompilieren.

Dieser Fehler ist auf eine Einschränkung zurückzuführen, die in der Quartus II Sofware Version 5.0 eingeführt wurde, damit die Software den Verilog HDL-Standards besser entspricht. Eingabeports können nicht vom Typ reg sein, aber dies wird nicht in den Quartus II Softwareversionen 4.2 und früher erzwungen.

Um diese Fehler zu vermeiden, löschen Sie die Zeile "reg [10:0] bus;" und andere ähnliche Zeilen, bei denen Eingabetypen als reg erklärt werden.

Dieses Problem wurde ab der MAX II Development Kit Version 6.0.1 behoben. Use mySupport, um die neueste Version anzufordern. Sie können auch Version 6.0.1 des MAX II Development Kit über den folgenden Link herunterladen: ftp.altera.com/outgoing/devkit/MII_1270N_Kit-v6.0.1.exe.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

MAX® II CPLDs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.