Aufgrund eines Problems in der Intel® Arria® oder Intel® Cyclone® 10 GX Avalon®-MM-Schnittstelle für PCI Express* Version 18.0 wird der Parameter "Size" für BAR0 auf BAR5 nur gelesen und standardmäßig auf 4 gesetzt.
Um dieses Problem zu umgehen, migrieren Sie Ihr Design auf die Intel® Arria® oder Intel® Cyclone® 10 GX Avalon®-MM-Schnittstelle für PCI Express* Version 18.1.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.