Artikel-ID: 000082092 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.09.2018

Warum funktionieren TX, RX und CSR-Reset nicht korrekt, wenn die Intel® Stratix® 10 FPAG E-Tile Hard IP for Ethernet Intel® FPGA IP Core verwendet wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Bei der Verwendung der Intel® Stratix® 10 FPGA E-Tile Hard IP for Ethernet Intel® FPGA IP Core funktionieren die TX-, RX- und CSR-Resets aufgrund eines Fehlers in der Datei alt_ehipc3_sl_soft.sv nicht korrekt, die folgenden Signale werden wie unten verbunden:

          .soft_tx_rst_in (i_sl_soft_csr_rst),

.soft_rx_rst_in (i_sl_soft_tx_rst),

.soft_csr_rst_in (i_sl_soft_rx_rst),

Dies wurde als Bug bestätigt.

Lösung

Um dieses Problem zu umgehen, verwenden Sie die Signale auf folgende Weise:

1. Um die soft_tx-rst_in zurücksetzen, verwenden Sie i_sl_soft_csr_rst

2. Um die soft_rx_rst_in zurückzusetzen, verwenden Sie i_sl_soft_tx_rst

3. Um die soft_csr_rst_in zurücksetzen, verwenden Sie i_sl_soft_rx_rst

Dieses Problem wurde ab Intel® Quartus® Prime Software Version 18.0 Update 1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.