Artikel-ID: 000082089 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.10.2018

Warum wird während der Kompilierung der Intel® Stratix® 10 Hard IP for PCI Express* IP Core Version 18.1 eine Mindestinformationen zur Zeitüberschreitung der Pulsbreite gemeldet?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Stratix® 10 Hard IP für PCI Express* IP Core Version 18.1 können Sie während der Kompilierung eine Mindestinformationen-Nachricht zur Zeitüberschreitung der Pulsbreite beobachten.

     

     

    Auflösung

    Diese Nachricht kann sicher ignoriert werden.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 19.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.